CXMT porta il 4F² nei server: DDR5 RDIMM entro fine 2026

📌 In Sintesi

• CXMT vuole presentare entro fine 2026 DDR5 RDIMM server basati sulla nuova architettura DRAM 4F² e transistor Vertical Surround Gate.
• Passare dal layout 6F² a 4F² può ridurre teoricamente di circa un terzo la superficie della cella, ma non equivale automaticamente a moduli più veloci o già pronti alla produzione di massa.
• Il vero salto strategico è l’ingresso diretto di CXMT nella memoria server, mercato dove affidabilità, yield e qualificazione contano più del semplice primato architetturale.

CXMT prova a saltare dalla rincorsa tecnologica alla competizione diretta nella memoria server. Il presidente Cao Kanyu ha annunciato che ChangXin Memory Technologies punta a introdurre entro la fine del 2026 una nuova generazione di DDR5 RDIMM costruita attorno a un’architettura DRAM 4F², transistor Vertical Surround Gate e tecniche di hybrid bonding. È una roadmap aggressiva perché la maggior parte della DRAM commerciale utilizza ancora celle riconducibili a layout 6F² e perché Samsung e SK Hynix stanno lavorando su soluzioni analoghe per generazioni successive. Ma il dato va delimitato con precisione: CXMT ha annunciato un prodotto e una tecnologia, non ha ancora comunicato velocità, capacità, yield, volumi né qualificazioni presso piattaforme server commerciali. Il possibile vantaggio sulla carta deve quindi ancora diventare vantaggio industriale.

CXMT vuole ridurre la cella DRAM da 6F² a 4F²

L’annuncio è stato fatto da Cao Kanyu durante la Integrated Circuit and Chiplet Conference di Shanghai del 9-10 ottobre. Secondo la ricostruzione tecnica di TrendForce, CXMT ha sviluppato transistor VSG, Vertical Surround Gate, per permettere una disposizione più compatta delle celle affrontando contemporaneamente leakage e short-channel effects. La denominazione 4F² descrive la superficie teorica occupata dalla cella in funzione della dimensione minima F: passare da sei a quattro unità quadrate significa ridurre di circa un terzo il footprint geometrico. Questo non implica automaticamente una DRAM con il 50% di capacità in più, perché periferiche, capacitor, routing, yield e packaging continuano a occupare superficie. Significa però che la densità della cell array può crescere senza dipendere esclusivamente da un’ulteriore riduzione litografica, un vantaggio particolarmente importante mentre la miniaturizzazione convenzionale diventa più costosa.

Leggi anche: CXMT-Samsung apre la guerra industriale dell’AI tra chip, acqua, energia e GPU

Vertical Surround Gate cambia la geometria del transistor

Il passaggio al 4F² richiede una trasformazione più profonda rispetto a una semplice shrink del nodo. Con il Vertical Surround Gate il transistor viene sviluppato verticalmente e il gate avvolge maggiormente il canale, aumentando il controllo elettrostatico in uno spazio planare più ridotto. È la stessa logica che sta spingendo l’industria dei semiconduttori verso transistor tridimensionali sempre più complessi quando la geometria bidimensionale smette di scalare in modo efficiente. CXMT sostiene inoltre di avere costruito oltre 300 famiglie di brevetti attorno all’architettura 4F². Il dato conferma che non si tratta di un esperimento apparso improvvisamente nel 2026, ma di una linea di ricerca sulla quale il produttore cinese lavora da anni. La difficoltà vera sarà trasferire questa struttura su wafer con rese sufficientemente elevate da competere economicamente con processi 6F² estremamente maturi.

Hybrid bonding separa memoria e logica per ottimizzarle indipendentemente

L’altro elemento indicato nella roadmap è l’hybrid bonding. L’approccio permette di fabbricare separatamente parti differenti del dispositivo e collegarle attraverso connessioni estremamente dense, riducendo la necessità di obbligare array DRAM e circuiteria periferica a condividere esattamente lo stesso compromesso produttivo. È una direzione già visibile nella HBM e nel packaging avanzato: quando transistor, memoria e logica richiedono ottimizzazioni differenti, separare i die e riconnetterli può diventare più conveniente che costringerli dentro un unico processo monolitico. La recente localizzazione statunitense degli interposer CoWoS di TSMC mostra quanto bonding e integrazione siano ormai diventati choke point tecnologici autonomi. Per CXMT il problema sarà dimostrare che la maggiore complessità produttiva viene compensata da densità, costo e resa.

La piattaforma G5 dimostra che CXMT ha già ridotto il gap produttivo

Il nuovo 4F² non nasce però nel vuoto. A settembre CXMT ha annunciato ufficialmente la produzione di massa della piattaforma DRAM G5, indicando un active-area half-pitch di 11,95 nm ottenuto attraverso SAQP, aspect ratio dei capacitor di 45:1 e utilizzo di High-k Metal Gate. Nella documentazione ufficiale della piattaforma G5 il produttore sostiene che il numero di die ottenibili da ogni wafer cresca di almeno il 50% rispetto alla generazione precedente. La piattaforma viene già impiegata per LPDDR5X ad alta capacità. Anche il portafoglio DDR5 esistente di CXMT ha raggiunto 8000 Mbps e die fino a 24 Gb, includendo RDIMM e MRDIMM. È questo il dettaglio che rende l’annuncio 4F² più credibile rispetto a una semplice prova di laboratorio: CXMT possiede già prodotti DDR5 server e una piattaforma avanzata in produzione, ma deve ancora dimostrare che 4F² può raggiungere la stessa maturità.

Il mercato server è molto meno indulgente dello smartphone

Entrare nei server cambia però il livello della verifica. Un modulo destinato a PC consumer può tollerare un percorso di qualificazione diverso da quello richiesto per data center nei quali migliaia di DIMM devono operare continuamente con CPU, motherboard, firmware ed ECC. Non basta quindi mostrare una cella più piccola o un modulo funzionante. Occorrono endurance, stabilità termica, compatibilità, yield e produzione ripetibile su grandi volumi. È proprio questo il punto che impedisce di concludere che CXMT abbia già “superato Samsung”. L’industria coreana può scegliere una roadmap più lenta perché deve proteggere volumi e clienti esistenti; un produttore in crescita può invece assumersi più rischio per accorciare rapidamente il gap. La crescita di CXMT verso una possibile IPO da record mostra quanto Pechino consideri strategica proprio questa capacità di trasformare ricerca in produzione industriale.

Continua con:

Chipflation, CXMT e YMTC cambiano gli equilibri della memoria globale

iPhone 18 Pro rinuncia a CXMT mentre salgono i costi della memoria

Il primato 4F² conterà soltanto quando usciranno yield e specifiche

Il valore dell’annuncio CXMT è quindi industriale, non ancora prestazionale. Se un DDR5 RDIMM 4F² realmente qualificabile per server arriverà entro dicembre, la Cina avrà compresso ancora una volta i tempi con cui sta recuperando terreno nella memoria avanzata. Ma oggi mancano precisamente i numeri necessari per stabilire quanto grande sia il salto: capacità per die, frequenza, consumi, timing, yield, volumi e clienti. Anche la definizione di “launch” dovrà essere osservata attentamente, perché presentare un prodotto, campionarlo ai partner e produrlo in milioni di unità sono tre traguardi industriali molto differenti. È questa la metrica con cui leggere CXMT. Il 4F² dimostra che l’azienda cinese non vuole più competere soltanto comprimendo i prezzi delle DRAM esistenti: vuole partecipare alla definizione della prossima architettura. La prova decisiva arriverà quando la geometria più piccola dovrà sopravvivere non a una slide tecnica, ma ventiquattr’ore al giorno dentro un server.