Cina, chip avanzati senza EUV: SMIC paga il prezzo del multiple patterning

📌 In Sintesi

• SMIC continua a migliorare i processori cinesi senza litografia EUV: il nodo N+3 utilizzato nel Kirin 9030 supera il precedente processo a 7 nm, ma resta meno avanzato dei 5 nm commerciali di TSMC e Samsung.
• Il multiple patterning DUV aumenta la complessità produttiva: più esposizioni, maschere e passaggi di lavorazione accrescono costi, possibilità di difetti e tempi di produzione.
• La Cina può aumentare la capacità produttiva senza raggiungere l’efficienza occidentale: il divario riguarda resa per wafer, dimensione dei chip, disponibilità degli scanner e sostenibilità economica.

La Cina continua a produrre semiconduttori avanzati senza utilizzare le macchine EUV di ASML, ma deve sostenere costi industriali crescenti per compensare il divario tecnologico con TSMC e Samsung. Il progresso di SMIC attraverso la litografia DUV a immersione dimostra che le restrizioni occidentali non impediscono la fabbricazione di processori competitivi, ma rendono più difficile aumentarne la densità e produrli su larga scala. Il problema riguarda soprattutto il multiple patterning, tecnica che permette di ottenere circuiti molto piccoli attraverso esposizioni ripetute. Il risultato è una filiera capace di continuare a svilupparsi, ma esposta a maggiori consumi di materiali, possibili difetti di allineamento e rese inferiori rispetto ai processi più efficienti.

SMIC raggiunge il nodo N+3 ma resta indietro rispetto ai 5 nm occidentali

Il progresso tecnologico cinese emerge dall’analisi del Kirin 9030 Pro, processore Huawei prodotto con il nodo SMIC N+3, evoluzione della precedente tecnologia a 7 nm. La ricostruzione tecnica effettuata da TechInsights ha esaminato le dimensioni fisiche dei transistor, le interconnessioni metalliche e le maschere litografiche, confermando miglioramenti nella densità rispetto al processo N+2. Le misurazioni dimostrano però che N+3 rimane significativamente meno scalato rispetto ai processi commerciali a 5 nm di TSMC e Samsung. La distinzione è fondamentale perché le denominazioni dei nodi produttivi non rappresentano più misure direttamente confrontabili: chiamare un processo 5 nm non significa ottenere automaticamente la stessa densità di transistor, gli stessi consumi o la medesima resa di una tecnologia concorrente. SMIC ha quindi dimostrato di poter continuare a miniaturizzare i circuiti senza EUV, ma non di aver raggiunto la parità industriale con i principali produttori occidentali. Il progresso conferma quanto emerso nell’analisi sulla capacità cinese di sviluppare transistor GAA senza EUV, dove i risultati sperimentali dovevano essere distinti dalla disponibilità di processi commerciali completi.

Leggi anche: Cina, 343 scanner DUV stimati: l’embargo scopre il limite dei divieti

Il multiple patterning permette di aggirare EUV ma moltiplica i costi

Il limite principale riguarda la risoluzione delle macchine DUV a 193 nanometri, che non possono riprodurre direttamente alcune delle strutture più piccole richieste dai processori avanzati. Per superarlo, i produttori suddividono un disegno complesso in più maschere e realizzano esposizioni successive, accompagnate da operazioni di deposizione e incisione. Ogni passaggio aggiuntivo introduce possibili errori di sovrapposizione, variazioni dimensionali e nuove opportunità di generare difetti. Aumentare il numero delle esposizioni non significa soltanto utilizzare più a lungo lo scanner, ma moltiplicare le operazioni necessarie per completare un wafer. Nel rapporto annuale 2025 di ASML, il produttore indica che il single patterning EUV può ridurre di circa il 20% i passaggi produttivi per wafer rispetto al multiple patterning DUV, secondo il modello industriale sviluppato da imec. Si tratta di una stima riferita agli scenari analizzati, non di un risparmio identico per qualsiasi chip. La maggiore complessità aumenta inoltre l’importanza di materiali, calibrazione e manutenzione, come dimostra il progetto Gigaphoton per recuperare il neon impiegato nei laser DUV.

La resa produttiva penalizza i grandi acceleratori AI cinesi

La differenza tra realizzare un processore funzionante e produrne milioni a costi competitivi dipende dalla resa industriale, cioè dalla percentuale di chip utilizzabili ottenuti da ogni wafer. Quando la tecnologia richiede maggiori margini tra le strutture per ridurre gli errori, il die può occupare una superficie superiore; a parità di wafer, questo significa ottenere meno processori. I grandi acceleratori destinati ai data center sono particolarmente esposti perché una superficie maggiore aumenta statisticamente la probabilità di incontrare difetti. TechInsights ha già evidenziato che il processo N+3 dimostrato sui chip mobili Huawei presenta limiti importanti per la produzione di grandi processori AI. Non significa che la Cina non possa sviluppare acceleratori competitivi, ma che la possibilità tecnica di fabbricarli non dimostra automaticamente una produzione economicamente efficiente. Una situazione analoga interessa le memorie avanzate: Micron ha utilizzato DUV per le precedenti generazioni DRAM, adottando successivamente EUV nel processo 1-gamma.

La documentazione ufficiale di Micron attribuisce alla nuova generazione, grazie alla combinazione di EUV e altre innovazioni, un aumento superiore al 30% della densità di bit per wafer rispetto alla precedente 1-beta. Il confronto evidenzia il valore industriale dell’efficienza litografica, senza attribuire l’intero miglioramento alla sola tecnologia EUV.

Continua con:

Cina scala l’AI: 700 milioni di utenti e memoria domestica cambiano la corsa

ASML vende zero in Europa e i chip AMD arrivano in Cina: la filiera occidentale perde controllo

La Cina può produrre più chip senza raggiungere la stessa efficienza

La strategia cinese consiste nel compensare i limiti tecnologici attraverso investimenti, capacità produttiva e ottimizzazione dei processi esistenti. Pechino dispone di una base significativa di scanner DUV e sta sviluppando alternative nazionali, ma il numero delle macchine non coincide con la loro produttività effettiva. Servono ricambi, assistenza, materiali specializzati, precisione di allineamento e una catena industriale capace di mantenere elevata la resa nel tempo. La scelta di utilizzare tecnologie meno efficienti può risultare sostenibile quando l’obiettivo prioritario è assicurare una produzione nazionale di semiconduttori strategici, anche accettando costi superiori rispetto ai concorrenti. Diventa invece più difficile quando bisogna competere sui prezzi e sulle prestazioni dei grandi acceleratori AI. Il blocco delle macchine EUV non ha fermato la miniaturizzazione cinese, ma continua a condizionarne la sostenibilità industriale. La vera misura della distanza tecnologica non sarà quindi il prossimo nodo annunciato da SMIC, bensì quanti chip funzionanti riuscirà a produrre per wafer, con quali consumi e a quale costo.