Nuova tecnologia a 2nm nel 2025 e arrivo in produzione di quella a 3nm entro la fine del 2022, queste le novità che arrivano da TSMC.
Uno dei più grandi produttori del mondo di Chip la TSMC, ha rivelato i dettagli del suo tanto atteso processo di produzione a 2 nm. Utilizza un’architettura di transistor chiamata nanosheet ed arriverà nel 2025. Intanto arrivano miglioramenti della tecnologia a 3nm e la conferma dell’entrata in produzione entro la fine dell’anno.
Si prevede che queste nuove generazioni di chip a semiconduttori di silicio, aumenteranno la velocità e saranno più efficienti dal punto di vista energetico man mano che i nodi di processo si ridurranno. Tutta l’industria del settore continua a lottare per restare fedele alla legge di Moore. TSMC dovrebbe far entrare in produzione il nodo a 3nm nella seconda metà di quest’anno.
TSMC ha presentato la sua prossima tecnologia di processo produttivo al North America Technology Symposium 2022. L’apice della conferenza è stato proprio l’arrivo dei dettagli sul suo nodo a 2 nm di prossima generazione, noto internamente come N2.
Gli stampi da 2 nm di TSMC saranno consegnati ai progettisti massivamente nel 2026, questo significa che quei chip potrebbero essere disponibili per telefoni, PC e server già nel 2026.
N2 vedrà TSMC passare a un’architettura di transistor nanosheet dal fin field-effect transistor (FinFET) che è stato lo standard nel settore per diverso tempo. Il passaggio porterà miglioramenti in termini di prestazioni ed efficienza energetica.
L’architettura nanosheet prevede che la corrente elettrica fluisca attraverso diversi strati sovrapposti di silicio a loro volta completamente circondati dal materiale del gate del transistor. IBM ha affermato di aver realizzato i primi chip da 2 nm utilizzando la tecnologia dei nanosheet già nel 2021.
TSMC prevede, come anticipato, di iniziare la produzione dei chip utilizzando il suo nodo N2 nel 2025. Questa tecnologia consentirà ai dispositivi un miglioramento della velocità dal 10% al 15% alla stessa potenza, o una riduzione di consumo dal 25% al 30% parità di velocità.
La generazione del nodo N2 dovrebbe includere una versione ad alte prestazioni e una versione base, oltre a varie soluzioni di integrazione, come affermato da TSMC.